Cadence 在 Computex 2026 上发布了全球首个达到 Level 5（五级自主）的虚拟芯片工程师：ChipStack AI Super Agent 正式进入完全自主阶段。工程师给一句指令，它就能从设计规格出发，自主完成 RTL 生成、验证规划、形式验证、仿真与缺陷修复，一路跑到签核；据官方数据，原本需要五周的验证流程，现在一天之内就能跑完，效率提升超过 40 倍。
Level 5 意味着 Agent 接管整个流程，而不只是工具
过去几年，AI 在芯片设计里的角色是「辅助」：帮工程师生成代码、优化参数、整理文档。Level 5 是完全不同的类别——Agent 自己跑完整个工程闭环：理解设计规格、生成和优化 RTL、搭建测试平台、制定验证计划、执行形式验证与仿真、定位并修复缺陷，最后把结果交给人类做最终签核。
这也正是五级自主分级的实际含义：区别不在「AI 帮你做一步」，而在「AI 拥有整个流程」，只有自己迭代撞墙时才会升级给人类处理。
自主 ≠ 自动化：真正的突破是跨流程推理
Cadence 刻意把这两个概念分开。传统 EDA 自动化执行的是预设流程：固定规则、既定步骤、中间没有任何判断。自主系统则要跨越整个工程流程进行推理——持续评估设计状态、自主判断下一步任务、根据中间结果调整策略、反复迭代直到满足签核要求。
关键的设计取舍是：Cadence 没有让 AI 脱离 EDA 工具独立运行。ChipStack 把 AI 推理与成熟的物理引擎（Xcelium Logic Simulator、Jasper Formal Verification）深度融合，每一次 AI 决策都建立在经过验证的工具之上，而不是模型的猜测。同时它运行在 NVIDIA OpenShell 安全沙箱里，带策略约束、行为审计和知识产权保护——芯片设计的自主化，只有在环境足够严密时才敢落地。
为什么芯片设计最先进入 Level 5
先进芯片包含数万亿个晶体管，在微观尺度上做三维电路协同，每个逻辑门、每条连线都要在皮秒级保持精确同步，几乎没有容错空间，所以大量研发只能靠数字化设计和验证完成。以 NVIDIA 为例：每年数千名工程师、数百万次仿真与形式验证、数十亿计算小时，单个设计周期要持续数周。
正是这个规模，让 NVIDIA 与 Cadence 联合开发了 ChipStack。工程师给一句简单指令，系统就在安全环境中自动启动完整的 RTL 验证闭环，调度多个专业 Agent 完成 RTL 生成、测试平台创建、回归测试、形式验证、仿真分析和 Bug 修复，全程无需人工切换工具。公开数据是：同时调度数百个动态仿真任务，验证效率提升 40 倍以上，五周流程一天跑完。
从 Cerebrus 到 ChipStack：EDA 的四年进化路径
Cadence 的路线图就是整个 EDA 行业的缩影。2021 年 Cerebrus 用机器学习探索设计空间、优化工程决策；2025 年收购 ChipStack 后开始具备执行具体工程任务的能力；今年 ViraStack、InnoStack、AgentStack 陆续推出，把 AI Super Agent 扩展到模拟设计、数字实现和跨流程协同，并通过收购继续向封装、PCB 和系统级设计延伸。
这条路径的模式很清楚：辅助 → 执行 → 推理 → 接管流程。每一步都在改变「没有人类介入时 AI 能做什么」，而 Level 5 是工业软件第一次在工程任务上走完最后一步。
工程师不会被取代，但职责会重构
Cadence 的表述值得认真对待：变革的目标不是淘汰工程师，而是把工程师移到更有价值的位置。人类保留最终控制权和最终签核——随时可以观察、指导、介入。真正变化的是注意力分配：从执行重复的验证任务，转向定义目标与边界、审阅验证结果、用专业判断做决策。
同样的分工正在整个工程软件领域发生：图工程把 Agent 从孤立工具变成协同系统，AI 也开始被信任去修复让 Linus 重启 18 次的内核 Bug——人类只审那一行补丁。ChipStack 在最硬核的领域讲同一个故事：Agent 干苦活，工程师做决定。
对工程管理者来说，实际问题不是「Level 5 会不会取代团队」，而是：哪条有边界的验证流程可以最先交出去？时间到签核的基线怎么量？人工签核闸门留在哪里？把 Level 5 当成逐步爬升的阶梯而不是一个开关，并且别急着相信 40 倍——它要在真实量产设计上被验证，而不是只在演示流程里成立。
FAQ
什么是 Level 5 AI 工程师？ 指能自主完成整个工程流程——从设计规格到 RTL 生成、验证规划、形式验证和缺陷修复——并以极少人工干预跑到签核的系统。Cadence 的 ChipStack AI Super Agent 是首个宣布达到 Level 5 的产品，于 Computex 2026 发布。
ChipStack 到底快了多少？ 官方数据显示验证效率提升 40 倍以上，五周验证流程压缩到一天以内，并可同时调度数百个动态仿真任务。
Level 5 会取代芯片工程师吗？ 按 Cadence 的定位不会：工程师保留最终控制和签核权，工作重心转向定义目标与边界、审阅 AI 产出、决定什么可以 tape out。
